实现纳米结构的新途径——STM 制版技术

董 树 忠

(复旦大学物理系,上海 200433)

实现纳米结构和器件,对于开发基于量子效应的新器件和提高现有电子器件的性能,具有重要的意义。扫描隧道电子显微镜(scanning tunneling microscope, STM)具有原子尺度的分辨率,用以进行表面加工,可能发展成一种实现纳米结构和器件的新技术。本文简单介绍用 STM 进行纳米级制版的原理、方法以及在实验室中已实现的水平和前景。

制造大规模和超大规模集成电路无疑是发展高级的电子计算机和电子技术的基础,因此进一步缩小固体器件结构尺寸始终是当今世界高技术领域中一个追求的目标。目前这类商品的最小特征结构线宽约为 1 μm(微米级)。线宽 0.1—1 μm(亚微米级)的工艺技术,经过本世纪 80 年代的努力已基本确立。现在又把注意力转向去实现线宽小于 100nm 的结构和器件。对于结构尺寸 ≤100nm 的范围称为纳米级。在近年的文献中不断出现纳米结构(nanostructure)、纳米级器件(nanoscale device)及纳米级制版技术(nanolithography)等与纳米级尺寸范围相应的新术语[1]。

现有电子器件的结构尺寸缩小到纳米级,不单有可能提高有关器件的集成度,也能改进器件的性能。金属-氧化物-半导体场效应晶体管(MOSFET)的沟道长度越短,电子的渡越时间就越短,工作频率就越高。用纳米级器件工艺已制得 Si 的 MOSFET,其多晶 Si 栅的长度从通常的 1 μm 降低到 100nm,使开关时间缩短到 13.1ps,已与 III-V 族化合物半导体的 MOSFET 的性能相当。当器件尺寸与电子的德布罗意波长接近时,电子的波动性质对其行为起更主要的作用。因此对于基于量子效应的器件,例如共振隧道效应器件,其性能将随结构尺寸缩小而增强。进一步缩小器件结构尺寸,有可能发现新现象和设计制造出基于量子效应的新器件[1]。

显然,制造纳米级器件首先要建立获得线宽接近 10nm 的平面工艺。在半导体平面工艺中,利用光子、离子或电子束技术使表面上形成图形和制造掩模[2,3]。光刻能得到的最小线宽与所用光波的波长有关,目前的典型值为 0.5 μm 左右。用同步辐射 X 射线源聚焦扫描可得到线宽小于 100nm 的图形。离子束可达的最小直径估计为 20nm。已用扫描离子束技术使 PMMA(聚甲基丙烯酸甲酯,一种制版用的高聚物保护膜材料)形成纳米级线宽的图形。离子束还能直接对表面选择区域离子注入,以及对表面刻蚀和淀积材料。Shedd 等[4] 用 15kV Ga^+ 束使气态金属有机化合物分子分解,在衬底上直接淀积得到半宽为 0.5 μm 的 Au 线。扫描电子束技术是至今在纳米级工艺中用得最多的方法。利用类似于透射电镜的复杂装置,高能电子束(几十个 kV)能聚焦到直径小于 1nm,但现用于电子束暴露制版的机器的束斑直径一般都大于 50nm。而且,高能电子与固体作用产生的二次电子和热效应,进一步使电子束的作用面积增大。因此,用高能电子作用,束制版得到的最小线宽,比束斑直径要大一至两个数量级[2]。为纳米级工艺专门设计的 VS-6 电子束系统,在 25kV 下,其束斑直径为 8nm,束流为 10pA,已用于使 PMMA 膜形成图形后,结合图形转移技术,在氮化硅膜上制得了宽度为15nm,线间距为 75nm 的 Au-Pd 合金线[3]。

扫描隧道电子显微镜是 80 年代发展起来

的一种表面研究技术，能观察表面形貌和结构，具有原子尺度的分辨率。从 1981 年 Binnig等人建立第一台 STM 以来，在装置的结构、防震、稳定性和分辨率等方面日趋完善，已广泛应用于研究固体表面的原子和电子结构[5,6]。STM 的电子能量低（<100eV），所产生的二次电子对制版所得图形的线宽影响小，结构远比需聚焦和偏转的离子和电子束装置简单，并能在真空、大气甚至液体介质中工作。这些特点对于纳米级制版技术，是十分有利的。

STM 制版（STM lithography）的主要结构见图 1 所示[3]。探针大都采用经处理的 W，



图 1 STM 制版的主要结构示意图
1——针尖；2——样品；3——保护膜；4——压电陶瓷扫描器；5——扫描单元；6——图象显示处理单元；7——反馈放大器

Pt 或 Pt 合金材料。针尖的曲率半径小于 100 nm。针尖与样品表面间的距离可以调节。通过压电陶瓷能使针尖沿样品表面 X，Y 方向扫描和垂直表面的 Z 方向移动。当针尖与样品间距调节到几个 Å 时，它们的电子波函数发生交叠，这时在两者间加一直流电压（通常 <1V），由于隧道效应而有电流产生。隧道电流反映的是针尖下样品表面区域费米能级附近的电子态密度情况。在小电流和低温近似下，针尖与样品间的隧道电流与势垒宽度 x 有如下关系[7]：

$$I \propto \exp(-2Kx),$$

其中 $K=(2m\phi)^{1/2}/\hbar$ 是势垒中波函数的衰减常数，$\hbar=\frac{h}{2\pi}$，h 为普朗克常数，m 是电子质量，ϕ 是势垒高度，可近似估计为针尖与样品的功函数的平均值。对于典型的功函数值 $\phi=4$eV，若 $K=10$nm，则针尖与样品间距每增加 0.1nm，电流将减小一个数量级。STM 常用的工作模式是恒流模式，即在针尖扫描时，通过反馈电路调节 Z 方向压电陶瓷上所加的电压，以保持针尖与样品间电流为常数。因隧道电流随针尖与样品间距变化灵敏，当 STM 在恒流模式下工作时，针尖在样品表面扫描可以得到反映表面形貌结构的 STM 象，它在达到原子分辨率时，就反映了表面原子结构。

STM 的针尖与样品间距仅 1nm 左右，电子束实际影响的表面区域直径小于 1nm，保证了它具有高的空间分辨率。在用作表面原子及电子结构研究时，STM 的电子束通常不引起样品表面结构变化。但增加针尖与样品间的电压（例如 ≥5V），相应能量的电子就有可能足以影响活化能 <10eV/原子的一些物理和化学过程，如表面原子的迁移、键的断裂和一些化学反应过程。这样，针尖下的表面微区就可能产生结构性变化，如出现表面缺陷、相变或化学变化[8]。这就是用 STM 进行表面微细加工的主要依据。在恒流模式下工作时，针尖与样品间电压增大导致间距拉开。这时电子通常主要是以场发射方式，即电子从针尖或样品克服其功函数向真空发射，而不是针尖与样品间直接隧道发射[9]。

近年来国外已开展利用 STM 制版的各种探索工作[8,10,11]。用 STM 在各种制版用的保护膜材料上形成图形制造掩模，在金属、半导体表面或金属卤化物薄膜上直接刻写，以及使金属有机化合物气体分子分解后在针尖下微区淀积金属点、线等。所有这些工作的结果表明，都可获得 10—20nm 线宽的分辨率。从下面所举的实例可以了解目前用 STM 制版的实验室水平。

实例 1 McCord 和 Pease[12] 先在 Si 片上均匀覆盖一层厚 20nm 的 PMMA 膜，然后用 STM 进行纳米级制版，操作条件是针尖与样品间电压为 −20V，束流为 10pA，针尖扫描速度为 1μm/s。在适当的溶剂处理下溶去被电子束暴露过的部分，得到线宽为 20nm 的图形。他们进一步在形成图形的膜上再蒸发一层厚 12 nm 的 Au-Pd 合金膜，然后在沸腾的丙酮中超

声处理 20min，以除去保护膜及其上附着的金属层，最后得到线宽为 22nm 的合金图形。McCord 等进一步改进工艺条件后，制得了 13.5 nm 厚的 Au-Pd 合金薄膜电阻，其电阻值为 2.5kΩ，电阻率为 180μΩ·cm，如图 2 所示。



图 2 用 STM 制版技术制得的 Au-Pd 薄膜电阻

实例 2 Van Loenen 等[13]用 STM 的W针尖在 Si(110) 和(001)表面上实现了直接刻写。实验在超高真空中进行。STM 在恒流模式下工作。先使针尖处在表面上一个得到 STM 表面形貌象的位置，然后使针尖突然下降 2nm 后再拉回原来位置，针尖下降和复位耗时 8ms，结果在针尖下表面上产生深约 0.7nm，直径为 2—10nm 的小洞。针尖可由计算机控制沿表面移动到各新的位置重复上述操作，构成由小洞组成的图形。他们在 Si 表面上制得间距为 10 nm 的小洞组成的六角形阵列，其写入点的密度在 10 × 10μm^2 的 STM 扫描面积内超过 10_6 位。

实例 3 McCord 等[14]报道了用 STM 电子束使 $W(CO)_6$ 气体分子分解后直接在 Si 衬底上淀积金属点和线的结果。淀积 W 金属点的操作参数为针尖电压 −25V，束流 20nA，$W(CO)_6$ 压力 16mTorr，每个淀积点耗时 0.5s，所得金属点的直径为 30nm。淀积金属线的条件相仿，针尖扫描速度为 0.25μm/s，所得金属线的线宽为 10nm。由于淀积的金属含较多 C 和 O，其电阻率比纯金属高几个数量级。

从以上实例可以看出，STM 制版技术有希望发展成为一种获得纳米结构和制造纳米级器件的实际工艺手段。

最近 IBM 公司 Almaden 研究中心的 Eigler 和 Schweizer[15] 用液氦温度的 STM 装置，将 35 个 Xe 原子在 Ni(110) 面上排列成 IBM 三个字母，在世界上第一次成功地实现了原子级结构制造。图 3 是其结果的 STM 象。这进一步证明了，STM 作为实现微结构制造的工具所具有的潜力。



图 3 用 STM 在 Ni(110) 面上排列的 Xe 原子象
(每个字母高为 5nm[7])

[1] H. I. Smith and H. G. Craighead, *Physics Today*, **43** (1990), 24.
[2] M Jaros, Physics and Applications of Semiconductor Microstructures, Clarendon Press, Oxford, (1988), 157.
[3] T. P. H. Chang et al., *IBM J. Res. Develop.*, **32** (1988), 462.
[4] G M Shedd et al, *Appl. Phys. Lett.*, **49** (1986), 1584.
[5] G. Binnig and H. Rohrer, *Helv. Phys. Acta*, **55**(1982), 728.
[6] G. Binnig and H. Rohrer, *Rev. Mod. Phys*, **59**(1987), 615.
[7] T. Sakurai et al., *Prog. Surf. Sci.*, **33**(1990), 3.
[8] G. M. Shedd and P. E. Russell, *Nanotech.*, **1** (1990), 67
[9] Y Z Li et al., *Appl Phys. Lett.*, **54** (1989), 1424.
[10] R. S Becker et al, Nature, **325** (1987), 419.
[11] C. R. K. Marrian and R J. Colton, *Appl. Phys. Lett.*, **56**(1990), 755.
[12] M A McCord and R. F. W. Pease, *J. Vac. Sci. Technol.*, **B6** (1988),293.
[13] E. J. Van Loenen et al., *Appl. Phys. Lett.*, **55** (1989), 1312.
[14] M A. McCord et al, *J. Vac Sci. Technol.*, **B6** (1988), 1877.
[15] D. M Eigler and E. K. Schweizer, *Nature*, **344** (1990), 524.