

# SOI 新结构——SOI 研究的新方向\*

谢欣云<sup>†</sup> 林青 门传玲 安正华 张苗 林成鲁

(中国科学院上海微系统与信息技术研究所信息功能材料国家重点实验室 上海 200050)

**摘要** SOI (silicon-on-insulator 绝缘体上单晶硅薄膜) 技术已取得了突破性的进展, 但一般 SOI 结构是以  $\text{SiO}_2$  作为绝缘埋层, 以硅作为顶层的半导体材料, 这样导致了一些不利的影响, 限制了其应用范围. 为解决这些问题和满足一些特殊器件/电路的要求, 探索研究新的 SOI 结构成为 SOI 研究领域新的热点. 如 SOIM, GPSOI, GeSiOI, Si on AlN, SiCOI, GeSiOI, SSOI 等. 文章将结合作者的部分工作, 报道 SOI 新结构研究的新动向及其应用.

**关键词** SOI 新结构, SOIM, GPSOI, GeSiOI, Si on AlN

## NEW SOI STRUCTURE——RECENT PROGRESS ON SOI RESEARCH

XIE Xin-Yun LIN Qing MEN Chuan-Ling AN Zheng-Hua ZHANG Miao LIN Cheng-Lu

(State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China)

**Abstract** Significant progress has been achieved in silicon-on-insulator (SOI) technology, but standard SOI structures employ  $\text{SiO}_2$  as insulator and silicon as the semiconductor material. This results in some disadvantages and limits the areas of application. To solve these questions and meet the demands of special devices and circuits, new SOI structure have been investigated such as SOIM, GPSOI, GeSiOI, Si on AlN, SiCOI, GeSiOI and SSOI. An overview is presented of recent progress and applications of new SOI structures, with reference to some of our own work.

**Key words** new SOI structure, SOIM, GPSOI, GeSiOI, Si on AlN

### 1 引言

SOI 技术是在硅材料与硅集成电路巨大成功的基础上出现的、有独特优势的、能突破硅材料与硅集成电路限制的新技术<sup>[1]</sup>. 其基本结构如图 1 所示. SOI 电路的绝缘埋层把器件与衬底隔开, 减轻了衬底对器件的影响(即体效应), 消除或在很大程度上减轻了硅器件的寄生效应, 大大提高了电路的性能, 工作性能接近理想器件. SOI 电路具有高速、低压、低功耗、抗辐照、耐高温等优点. 原来它的应用主要局限在军工、航空航天等领域来制作耐高温和抗辐照电路. 随着 SOI 衬底制备技术的发展, SOI 圆片成本不断降低, 特别是 IBM 等公司在 SOI 器件制作的关键工艺方面获得突破, 使得 SOI 进入民用成为可能. 同时, 随着移动通信、笔记本电脑等便携式电子产品飞速发展, SOI 将成为实现低压、低功耗的主流技术.

SOI 结构与体硅材料的区别在于前者的顶层硅下面存在一绝缘埋层. SOI 结构中由于绝缘埋层的




图 1 (a)以绝缘体作衬底 (b)以硅作衬底



存在, 一方面大大地提高了顶层硅中电子器件的性能, 另一方面也导致了一些不利的效应. 为充分发挥其优点, 减少其不利影响, 人们正探索研究两类新的 SOI 结构材料:

其一为非  $\text{SiO}_2$  或非单一  $\text{SiO}_2$  埋层的 SOI 结构.

\* 国家重点基础研究专项经费(批准号:G20000365)资助项目  
2001-08-20 收到初稿, 2001-10-08 修回

<sup>†</sup> 通讯联系人, E-mail: xxysoi@sohu.com

在 SOI 结构中,一般是以  $\text{SiO}_2$  作为绝缘埋层,这种结构存在两个主要的不利因素(1)由于埋层氧化硅的低热导率而存在自加热效应(指的是由于沟道电流所产生的热量引起器件内部温度升高,导致器件特性漂移的现象)(2)在高频下,埋层氧化物的电转移导致信号传输丢失和串音问题.为减少上述不利影响,在 SOI 结构中引入新的埋层成为了解决这些问题的有效途径.表 1 列出了  $\text{Si}$ ,  $\text{SiO}_2$ ,  $\text{Si}_3\text{N}_4$ ,  $\text{Al}_2\text{O}_3$  和  $\text{AlN}$  在 300K 时的某些重要性质.从表 1 可以看出,同为绝缘物质的  $\text{SiO}_2$ ,  $\text{Si}_3\text{N}_4$ ,  $\text{Al}_2\text{O}_3$  和  $\text{AlN}$  中,  $\text{Si}_3\text{N}_4$ ,  $\text{Al}_2\text{O}_3$ ,  $\text{AlN}$  有比  $\text{SiO}_2$  更高的热导率和电阻率.另外,这几种绝缘物质具有各自的优缺点,因而我们可以根据所需电路/器件的要求来选择以哪种物质作为 SOI 的绝缘衬底.

其二为非 Si 顶层的 SOI 结构.为了满足一些特殊器件/电路的要求和充分利用 SOI 结构带来的有利因素,拓展其应用范围与前景,人们在探索研究改用新的半导体材料(如  $\text{GeSi}$ ,  $\text{SiC}$  等)来代替 SOI 结构中的顶层硅.这种新的 SOI 结构兼有 SOI 技术和其他半导体材料的优越性.

现在 SOI 技术已得到一个前所未有的发展机会.然而,SOI 最终要战胜体硅材料成为主流技术,除了降低生产成本外,还要不断地充分利用 SOI 技术为材料带来的优点,克服其缺点,从而拓宽其应用范围.相信随着对 SOI 新结构的研究与发展,将出现性能更好的 SOI 电路.

表 1  $\text{Si}$ ,  $\text{SiO}_2$ ,  $\text{Si}_3\text{N}_4$ ,  $\text{Al}_2\text{O}_3$  和  $\text{AlN}$  在 300K 时的某些重要性质

	Si	$\text{SiO}_2$	$\text{Si}_3\text{N}_4$	$\text{Al}_2\text{O}_3$	AlN
热导率/( $\text{W}/\text{m}\cdot^\circ\text{C}$ )	150	1.4	30	29—37	150—200
热膨胀系数/( $\times 10^{-6}/^\circ\text{C}$ )	2.6	0.5		6.6	4.4
击穿场强/( $10^6\text{V}/\text{cm}$ )	0.2	13	10	15—36	14
禁带宽度/ $E_g$	1.12	9	5		6.2
晶格常数/ $\text{\AA}$	5.43				$3.11a_0$ , $4.98c_0$
介电常数/MHz	11.9	3.9	7—7.5	9.7—10.5	8.9
电阻率/ $\Omega\cdot\text{cm}$	$> 10^3$	$> 10^{14}$		$> 10^{14}$	$> 10^{13}$
折射率	3.5	1.46	2.05		2.15
介电损耗因子 1MHz				0.0001	0.0004
抗弯强度/MPa					320

## 2 SOI 新结构及其应用

### 2.1 第一类 SOI 新结构

#### 2.1.1 SOIM 结构(silicon on insulating multi-layers: 多层绝缘薄膜 SOI 结构) (如图 2)

在标准的 SOI 结构中,由于  $\text{SiO}_2$  绝缘埋层的低




图 2 SOIM 结构

热导率,因而存在着自加热问题.  $\text{Si}_3\text{N}_4$  薄膜由于有比普通 SOI 片的  $\text{SiO}_2$  绝缘薄膜具有更高热导率( $30\text{Wm}^{-1}\text{K}^{-1}$ 比  $1.4\text{Wm}^{-1}\text{K}^{-1}$ )而更具吸引力.当热效应需要考虑时,特别是在微电子和微技术应用中需要良好的热扩散时,SOIM 是一种好的材料;其次,在 SOIM 结构中,  $\text{SiO}_2$  与  $\text{Si}_3\text{N}_4$  薄膜厚度之间的比例不同导致片的弯曲的变化<sup>[2]</sup>,因而,可以通过控制  $\text{Si}_3\text{N}_4$  薄膜厚度来得到所需弯曲程度的 SOIM 结构;另外,SOI 结构中的绝缘埋层的一个重要作用是提高制备在其上面器件与电路的抗辐照性能.因而,同时具有  $\text{SiO}_2$  与  $\text{Si}_3\text{N}_4$  绝缘薄膜的 SOIM 结构可以进一步提高制备在其上面的器件和电路的抗辐照能力.

#### 2.1.2 以氮化铝为绝缘埋层的 SOI 结构(silicon on AlN)<sup>[2]</sup>

AlN 材料具有热导率高(热导率为  $3.0\text{W}/\text{cm}\cdot^\circ\text{C}$ )、电阻率大、击穿场强高、热膨胀系数与硅相近等优异性能,是更优异的介电和绝缘材料.用 AlN 取代  $\text{SiO}_2$ (热导率为  $0.014\text{W}/\text{cm}\cdot^\circ\text{C}$ )用作 SOI 的绝缘埋层可以显著提高 SOI 技术在高温、大功率电路方面的应用.

制备这种新 SOI 结构关键是要得到性能很好的 AlN 薄膜.现在,AlN 薄膜的研究已经受到各国学者的重视,AlN 薄膜的制备和性能研究方面已经进行了许多工作.到目前为止,国际上已有的制备 AlN 薄膜的方法很多,如化学气相沉积、气态源分子束外延、反应磁控溅射、射频反应溅射和离子束辅助沉积等.这些制备方法各有其优缺点.离子束增强沉积 (IBED) 方法是结合离子注入与物理和化学沉积法的优点发展起来的一种新型制备技术,所合成的膜与衬底粘附力很强,可以有效地控制薄膜的结构、组成、光学和电学性质等. X 射线光电子能谱 (XPS) 和二次离子质谱 (SIMS) 结果证实,利用 IBED 法能合成大面积均匀的 AlN 薄膜<sup>[3]</sup>.此薄膜有望代替  $\text{SiO}_2$  作为 SOI 材料的绝缘埋层.

#### 2.1.3 GPSOI (ground planes SOI) 结构<sup>[4]</sup>

在混合式高频集成电路中,通过衬底的耦合噪

音是一主要问题.随着将来便携式通信电路的发展,要求集成水平和工作频率提高,耦合噪音问题变得更加关键.在 500MHz 以下的工作频率时,SOI 结构能提供更好的串音抑制,但在更高的频率下,埋层氧化物对信号是透明的.在高频下,数字电路的锐变引入大量噪音穿过敏敏模拟电路进入硅衬底.通过在有源硅层应用扩散电容保护环隔离相邻电路,或应用高电阻率衬底<sup>[5]</sup>,都能使 SOI 结构在高频下的串音抑制得到改善.

另一个解决这个问题的方法是在衬底片上引入高电导率层,这可使得它的电位被钉扎,由于横向电位变化消除,串音将因而被抑制.这种方法可通过在埋层氧化物与衬底之间连接一层硅化物形成 GPSOI (如图 3)而得到成功.这与在有源硅层应用扩散电容保护环或应用高电阻衬底的标准 SOI 结构相比,GPSOI 结构在串音抑制方面有 20dB 的提高.另外,GPSOI 结构也可在没有大量提高电容的情况下通过有效缩小每单元长度电感来提高高频连接性能.




图 3 GPSOI 结构

其次,在传感器下面的  $WSi_x$  层的感生电流,能利用形成图案的垂直于电流方向的窄隔离沟道而被减少<sup>[6]</sup>.以后的片的连结可以通过平面化这些图案化的窄隔离沟道  $WSi_x$  层来实现<sup>[7]</sup>.因而,图案化的 GPSOI 结构适合于特殊电路的设计.

另外,GPSOI 可用于深亚微米 MOSFETs (场效应晶体管).在 SOI 衬底的深亚微米 MOSFETs,由于场穿透进入氧化埋层和硅衬底而导致附加的 DIBL (drain induced barrier lowering:漏感应势垒降低)效应.这等效于一背栅的偏置,被称为 DIVSB (drain induced virtual substrate biasing:漏感应实际衬底偏置).在全耗尽 MOSFETs 中,这使得阈值电压进一步降低,并降低了亚阈值摆动.为消除 DIVSB,已建议使用 GPSOI 结构的 MOSFETs.在背栅接口的  $WSi_x$  层提供一等位参考从而消除边缘效应.硅化钨 GPSOI 将与 Ernst 和 Cristoloveanu 提出的最佳 MOSFETs 结构相一致<sup>[8]</sup>.

#### 2.1.4 SON (silicon on nothing) 结构<sup>[9]</sup>

非常薄(纳米级)的单晶 SOI 片被广泛地认为是下一代互补场效应(CMOS)晶体管的最好结构材料<sup>[10,11]</sup>.常规的 SIMOX (separation by implanted oxygen:注氧隔离),Smart-cu (智能剥离)等 SOI 技术难以得到 5—20nm 顶层硅薄膜厚度.新的 SON 结构(如图 4)中的硅膜和绝缘层都是外延生长得到的,可获得顶层硅厚度在纳米范围内的 SOI 材料.




图 4 SON 结构

SON 技术能制备非常薄的薄膜(顶层硅和绝缘埋层),同时,可以通过控制外延过程精确控制外延层的厚度(少于 1nm).用这种方法制备的上层硅和埋层绝缘层的厚度是其他技术所不能达到的.这种技术能够开辟新的应用途径,例如,在 SOI 上制备的 CMOS 晶体管非常适合于制备在 SON 上.

图 5 是在外延 GeSi 和 Si 后,然后在 CMOS 工艺流程中制备 SON MOSFET 过程示意图.具体过程为:(a)腐蚀 GeSi (b)沉积栅极 (c)在腐蚀空洞中加入绝缘材料 (d)外延(SEG)生长形成源极(S)和漏极(D).图 6 是改进的 SON MOSFET 制备过程示意图.包括过程有:在腐蚀空洞中填充绝缘材料,选择性外延生长 Si.

其次,SON 适合于制备 GAA (double gate or gate-all-around:双栅或多栅)晶体管,DRAM (动态随机存取存储器)电容等.另外,应用制备单层 SON 方法制备多层结构,得到的结构适用于三维集成.因此,SON 技术对先进的有源和无源器件制备及在二维和三维集成上实现芯片系统具有很大的应用潜力.




图 5 在 CMOS 工艺流程中制备 SON MOSFET 过程图




图 6 改进的 SON MOSFET 制备过程

### 2.1.5 SSOI (silicon on silicide on insulator) 结构<sup>[4]</sup>

结隔离双极晶体管具有高的集电极-衬底电容和一大约  $20\Omega/\text{sq}$  的埋层集电极电阻. 高的电容和集电极串联电阻降低了晶体管的性能. 应用带有沟道隔离的 SOI 衬底缩小了集电极-衬底电容和提高了堆积密度. 为了减小集电极串联电阻和降低 SOI 层的厚度, 我们在埋层氧化物和有源硅层引入一隐埋硅化钨层.

一片电阻值为  $2\Omega/\text{sq}$  的隐埋硅化钨层能被成功地引入 SOI 衬底中<sup>[12]</sup>, SSOI 能用来缩小双极和智能电路中的集电极/漏极串联电阻. 在沿硅化钨轨道快的扩散速度能改善 p-n-p 和 n-p-n 晶体管的匹配及降低互补双极电路的加工费用.

在 SSOI 结构中的高电阻率的支撑片上引入一多晶硅层, 适合于 MMICs (单片微波集成电路) 中的 p-i-n 二极管和其他有源器件的集成. SSOI 结构如图 7(a) 所示. 图 7(b) 是制备在 SSOI 上的 PIN 二极管与同面型波导集成图.




图 7

(a) SSOI 结构 (b) 在 SSOI 上的 PIN 二极管与同面型波导集成图

## 2.2 第二类 SOI 新结构

### 2.2.1 SiCOI (SiC-on-insulator) 结构

SiC 本身具有大禁带宽度、高临界击穿电场、高电子迁移率、高热导率等特点, 成为高温、高频、大功率、抗辐射、短波长发光及光电集成的理想材料. 在最近几年中, 人们对发展 SiCOI 结构很感兴趣, 埋层电绝缘层提供了与衬底的电隔离, 也可作为设计和制备传感器及微电子机械系统 (MEMS) 的合适的牺牲层.

另外, 由于多晶 SiC 更高的技术多功能性, 因而对于许多 MEMS 的应用更具吸引力. 仔细调节过程参数可以由离子束合成 (IBS) 直接制备多晶 SiCOI<sup>[13]</sup>. 多晶硅容易生长在不同的衬底上 (如玻璃和 Al), 这使得人们对这种方法更感兴趣. 这样可以直接合成大范围的 SiC 多层结构而不需要进一步的键合过程. 多晶 SiCOI 中低的残余应力容许直接在体硅上的微机械技术过程制备微机械测试结构. 这表明用 IBS 技术制备的多晶 SiCOI 可应用于微机械.

### 2.2.2 GeSiOI (GeSi on insulator) 结构<sup>[14]</sup>

SiGe HBT (异质结双极晶体管) 比 III-V 族化合物具有更大的优点, 它被称为第二代硅新技术. 近年来, 由于 MBE (分子束外延), CBE (化学束外延) 以及 CVD (化学气相外延) 技术的发展, 使人们能够在硅衬底上生长 Ge-Si 合金, 形成 Si/SiGe 异质结. 在  $\text{Si}_{1-x}\text{Ge}_x$  上的异质结器件, 如具有优越直流和射频性能的场效应晶体管和双极器件, 已经利用应力工程和异质结能量势垒制造出来, 其电性能比体硅好. 在 GeSiOI 结构中, 由于 SiGe 具有一绝缘衬底, 因而兼有 SOI 技术和 SiGe 技术的优越性, 能改善 MOS 器件性能. 对制造高性能、低功耗器件平台是非常理想的. 另外, 一层或多层器件层可生长在 SiGeOI 平台上, 如应变硅, 应变锗, 应变  $\text{Si}_{1-y}\text{Ge}_y$  ( $x > y$  或  $x < y$ ), InGaP 或 GaAs ( $x = 1$ ) 这些结构可在电子与光子中得到应用.

制备在 GeSiOI 结构上的多种  $\text{Si}_{1-x}\text{Ge}_x$  异质结器件由于一绝缘埋层的存在降低了寄生电容, 改善了隔离, 降低了短沟道效应等, 因此, GeSiOI 结构可作为制备低功耗、高速数字器件的最后平台.

在 GeSiOI 材料制备技术方面, 目前仅仅处于研究起始阶段. 一般使用的方法是 GeSi-SIMOX 技术, 还有采用往 Si-SIMOX 中注入 Ge. 将 Smart-cut 技术应用到 GeSiOI 材料的制备中, 可直接转移 GeSi/Si 异质结构, 为制备各种新型异质结构器件提供方便. 实验证明, GeSi/Si 中注氢后经过适当的热处理可以从注氢气泡层处剥离开来<sup>[15]</sup>. 这为智能剥离技术应用于制备 GeSiOI 提供了一个基本前提. 图 8 就是利




图 8

(a) 在支撑片上外延生长 SiGe 并注入 H<sup>+</sup> ;  
 (b) 键合 (c) 退火剥离形成 SiGeOI

### 3 中国科学院上海微系统与信息技术研究所 SOI 新结构方面的研究进展

随着低压、低功耗电路性能的提高,SOI 技术得到了非常大的发展, SIMOX 和 Smart-cut SOI 技术已经走向产业化. 为更好利用 SOI 材料给微电子带来的优良性能, 并有效地克服其带来的不利效应, 人们开始探索研究新的 SOI 结构. 中国科学院上海微系统与信息技术研究所在 SOI 新结构方面的研究工作和成果主要集中在如下两个方面 (1) 寻找新的 SOI 绝缘埋层代替 SiO<sub>2</sub>, 从而提高导热性能, 减小自加热效应. 由于 AlN, Al<sub>2</sub>O<sub>3</sub>, Si<sub>3</sub>N<sub>4</sub> 不仅是良好的绝缘体材料, 而且具有高的热导率, 因而有望成为代替 SiO<sub>2</sub> 的绝缘埋层材料. 现在我们利用离子注入的方法, 直接将 N<sup>+</sup> 注入到 Al 中, 经热处理可以获得高纯度、均匀一致的 AlN 绝缘薄膜, 并且和基体材料具有良好的粘性. 此薄膜有望代替 SiO<sub>2</sub> 作为 SOI 材料的绝缘埋层<sup>[6]</sup>. SiO<sub>2</sub> 和 Si<sub>3</sub>N<sub>4</sub> 的双绝缘埋层 SOI 结构研究工作也在进行之中. 这种结构有望利用 Smart-cut 和 ELTRAN 两种方法制备得到. (2) GeSiOI 新材料的制备研究. 采用键合技术制备 GeSiOI 现在还处于探索阶段, 通过研究 GeSi/Si 异质结的注氢行为, 得出了经过适当热处理的 GeSi 层可以从气泡空腔层处剥离开来的结论, 这为通过应用 Smart-cut 技术制备 GeSiOI 新型结构材料提供了一个基本的前提.

SOI 技术被国际上公认为是“21 世纪的硅集成电路技术”. SOI 新技术的产生以及迅速发展的现状证实它具有强大的生命力. 探索研究新的 SOI 结构不仅能克服其缺点, 还能利用 SOI 结构为其他半导体材料带来优越的性能, 进一步拓宽其应用范围. 因此, 开展对 SOI 新结构的研究具有特别重要的意义.

#### 参 考 文 献

[ 1 ] Collinge J P. SOI Technology :Materials to VISL. Kluwer Academic Pub. ,1991. 12

[ 2 ] Rayssac O, Moriceau H, Olivier M *et al.* Application for specific semiconductor processes. In :Cristoloveanu X S, Hemment P L F, Izumi K *et al*( eds. ). Silicon-on-insulator technology and devices. Chicag( USA) 2001. 41

[ 3 ] 门传玲, 郑志宏, 多新中等. 离子束增强沉积合成 AlN 薄膜. 见 :中国电子学会编集, 第十二届全国半导体集成电路/硅材料学术会论文集. 成都, 2001. 292 Men C L, Zheng Z H, Duo X Z *et al.* Preparation of the AlN films by ion-beam-enhanced deposition. In :Proceedings of the Twenty Semiconductor Integrate Circuits/Silicon Material Symposium. Chengdu, 2001. 292( In Chinese )]

[ 4 ] Gamble H S. Variants on bonds SOI for advanced ICS. In :Cristoloveanu S X, Hemment P L F *et al.* Silicon-on-insulator technology and devices. Chicag( USA) 2001. 4

[ 5 ] Raskin J, Viviani A, Flandre D *et al.* IEEE Transactions on Electron Devices ,1997 44 :2252

[ 6 ] Yue C P, Wong S S. IEEE Transactions of Solid-State Circuits. , 1998( 5 ) 33

[ 7 ] Baine P T, Gay D L, Armstrong B M *et al.* J. Electrochem. Soc. , 1998 ,145 :1738

[ 8 ] Ernst T, Cristolovemean S. ECS SOI Technology and Devices IX , Seattle ,1999

[ 9 ] Thomas Skotnicki. Silicon on nothing ( SON )-fabrication ,material and devices. In :Cristoloveanu X S, Hemment P L F, Izumi K *et al* eds. Silicon-on-insulator technology and devices. Chicago ( USA) 2001. 391

[ 10 ] Fiegna C, Lwai H, Saito T *et al.* VLSI Techn. Dig. ,1993. 33

[ 11 ] Yan R H, Ourmazd A, Lee K F. IEEE Trans Electron Devices. , 1992, 39 :1704

[ 12 ] Goh W L, Campbell D L, Armstrong B M *et al.* Process of the Third International Symposium on Semiconductor Wafer Bonding Science. Technology and Applications, The Electrochemical Society ,Reno. ,1995 95-7 :553

[ 13 ] Serre C, Pere-Rodriguez A, Romano-Rodriguez A *et al.* Ion beam synthesis of SiC on insulator structures. In :Cristoloveanu X S, Hemment P L F, Izumi K *et al.* eds. Silicon on insulator technology and devices. Chicag( USA) 2001. 13

[ 14 ] Gianni Taraschi, Cheng Z Y. Relaxed SiGe on insulator fabricated via wafer bonding and layer transfer :Etch-back and Smart-cut alternatives. In :Cristoloveanu X S, Hemment P L F, Izumi K *et al.* eds. Silicon-on-insulator technology and devices. Chicag( USA) , 2001. 27

[ 15 ] 安正华, 张苗, 沈勤我等. SiGe/Ge 异质结中的注氢行为的初步研究. 见 :中国电子学会编集, 第十二届全国半导体集成电路/硅材料学术会论文集. 昆明( 中国 ) 2001. 348 An Z H, Zhang M, Sheng Q W *et al.* Studied the Behavior of Implantation H<sup>+</sup> Into SiGe/Ge Heterogeneous. In :Proceedings of the Twenty Semiconductor Integrate Circuits/Silicon Material Symposium. Kunming( China ) 2001. 348( in Chinese )]

[ 16 ] 林成鲁, 张苗, 王连卫等. 中国发明专利, 专利号 :98122067. 3.( Lin C L, Zhang M, Wang L W *et al.* Invention Patent of Chinese ,NO 98122067. 3 )